文章 ID: 000088809 內容類型: 疑難排解 最近查看日期: 2023 年 06 月 18 日

為什麼 Intel Agilex 7® 和 Intel Agilex 9 FPGA 輸入路徑設計的平行介面Intel FPGA IP® PHY Lite 上發生間歇性位錯誤?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 21.4 中出現問題,使用 PHY Lite for Parallel Interface Intel FPGA IP® Intel Agilex 7 和 Intel Agilex 9 FPGA,在 Periphery-to-Core (P2C) 路徑上可能會發現功能故障或®位錯誤。這是因為未分析 P2C 傳輸路徑的時間。

    此問題僅影響 PHY Lite 內的 P2C 傳輸,用於 Intel Agilex 7 和 Intel Agilex 9 FPGA的平行介面Intel FPGA IP。

    解決方法

    這個問題沒有解決方法,但已排定發佈修補程式。

    此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。