文章 ID: 000089153 內容類型: 錯誤 最近查看日期: 2022 年 01 月 13 日

為什麼具備 IEEE 1588 和 RS-FEC 的 25G 乙太網路Intel® Stratix® 10 FPGA IP 有時無法達到 +/-5 ns 的時間戳記準確性？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 25G 乙太網路 Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software v21.3 和更早版本的問題，您可能會發現封包的 RX 時間戳記會以 4 個頻率週期移動，SOP 在 RS-FEC 對齊標記附近。

    因此，所產生的時間戳記將會有大約 10 ns 的準確性錯誤。

    當 25G 乙太網路Intel® Stratix® 10 FPGA智慧財產權 （IP） 中啟用 IEEE 1588 和 RS-FEC 時，就會發生此問題。

    解決方法

    Intel® Quartus® Prime Pro Edition 軟體 v21.3 和更早版本中，這個問題沒有解決方法。

    此問題從 Intel® Quartus® Prime Pro Edition Software v21.4 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。