文章 ID: 000089180 內容類型: 疑難排解 最近查看日期: 2023 年 03 月 14 日

為什麼我的Intel Agilex® FPGA I/O PLL 在重新配置後無法鎖定或有高度抖動？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 21.4 和更早版本的問題，Intel Agilex® FPGA I/O 相鎖迴圈 （PLL） 可能會在重新配置後在硬體上失效或執行不理想。
    此問題可能會在重新配置時發生。MIF 是使用平臺設計者所產生。頻寬控制、充電泵和波紋蓋的設定設定為Intel® Stratix® 10 個耗電，而不是用於 Intel Agilex® 7 個裝置。
    此問題同時影響到 I/O 銀行和布料餵食 PLL，但不會影響其他裝置系列。

    解決方法

    若要解決這個問題，請根據® Intel Agilex計時與PLL 使用者指南，手動設定頻寬控制、充電泵和 rippecap 設定。
    此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。