文章 ID: 000089359 內容類型: 錯誤 最近查看日期: 2023 年 01 月 03 日

為什麼「256 位」是適用于 PCI Express* 的 L-tile 和 H-tile Avalon®記憶體Intel® FPGA IP「應用程式介面寬度」參數的唯一選項

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-MM Intel® Stratix® 10 硬 IP
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    從 Intel® Quartus® Prime Pro Edition Software 版本 21.4 開始,L-tile 和 H-tile Avalon®記憶體對應 PCI Express* Intel® FPGA IP的「應用程式介面寬度」參數的「64 位」選項將不再可用。

    解決方法

    若要將 PCI Express* 實例的 L-tile 和 H 磚Avalon®記憶體對應Intel® FPGA IP從「64 位」「應用程式介面寬度」設定移轉為「256 位」「應用程式介面寬度」配置。

    • 開啟平臺設計者系統,即時繪製 PCI Express* 的 L-tile 和 H 晶片Avalon®記憶體對應Intel® FPGA IP。
    • 「系統設定」標籤 進行下列變更:
      • 「應用程式介面寬度」參數設定「256 位」。
      • 「硬 IP 模式」參數設定相同的組態,但使用「256 位」介面。
    • 「Avalon-MM 設定」 標籤下列變更:
      • 「Avalon MM 位址寬度」設定「64 位」。
      • 如果「啟用非爆頻Avalon-MM Slave 介面,搭配個別位元組存取 (TXS)」參數設定為「開啟」請調整 「可存取 PCIe 記憶體空間 (TXS) 的位址寬度」,以適應系統的新位址範圍。
    • 移至「系統」功能表,然後選取「指派基本位址」選項。平臺設計者將重新排列系統位址圖以配合變更。
    • 儲存平臺設計者系統。
    • 重新開機平臺設計者系統。

     

     

    相關產品

    本文章適用於 4 產品

    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。