文章 ID: 000089901 內容類型: 疑難排解 最近查看日期: 2023 年 06 月 05 日

錯誤 （可抑制）： ../../ip/ed_sim/ed_sim_tester_0/sim/ed_sim_tester_0.vhd （93）：實體「phylite_tester」（vopt-1130） 埠「channel_strobe_out_in」不在正在即時化的元件中

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Questa*-Intel® FPGA 版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.1 的問題，您可以在 Questa*-Intel® FPGA Edition Software 版本 2022.1 中看到上述編譯錯誤，同時執行模擬適用于平行介面的 PHY Lite 的 VHDL 設計範例，Intel Agilex FPGA® IP。這是因為使用埠「channel_strobe_out_in」的設計範例中包含具有 PRBS 產生器和檢查的 PHYLITE IP 測試器，該埠不再用於平行介面的 PHY Lite Intel Agilex® FPGA IP。

    解決方法

    若要解決此問題，請在 msim_setup.tcl 中替換第 127 行，以以下方式抑制錯誤：

    設定USER_DEFINED_ELAB_OPTIONS「抑制 1130、14408、16154」

    此問題從 Intel® Quartus® Prime Pro Edition Software v22.2 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。