描述
在Intel® Quartus® Prime Lite Edition 和 Standard Editions 的合成過程中，您可能會看到這個錯誤。編譯系統 Verilog Interfaces 時發生此錯誤，埠清單使用 Verilog-95 語法編碼。
模組module_a（clk、rst、module_a_inf）;
輸入 clk; 核心頻率
輸入 rst; Rst。
module_a_to_module_b_interface.module_a module_a_inf; 模組 A 介面
解決方法
此限制僅在 Prime Lite Edition 和標準版Intel® Quartus®中發生。有兩個選項可以解決這個問題：
- 使用Prime 專業版Intel® Quartus®編譯
- 將介面語法變更為：
模組module_a（
輸入 clk，// Core 頻率
輸入 rst，// rst。
module_a_to_module_b_interface.module_a module_a_inf // 模組 A 介面
);