文章 ID: 000090176 內容類型: 錯誤 最近查看日期: 2022 年 04 月 05 日

錯誤:。。/../../../pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124):模組「rtile_s20_v0」並未定義

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Questa*-Intel® FPGA 版
  • 介面
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.1 和更新版本的問題,使用 Questasim* Intel® FPGA版模擬 PCI Express* 的 R-Tile Avalon®串流Intel® FPGA IP的設計時,將會看到以下錯誤。

    錯誤:。。/../../../pcie_ed_rp/ip/pcie_top/pcie/intel_rtile_pcie_ast_300/sim/pcie_intel_rtile_pcie_ast_300_mqi6v2a.sv(63124):模組「rtile_s20_v0」並未定義

    解決方法

    若要解決這個問題, 請使用 Siemens* Questa* 進階模擬器完整版本。此問題排定在 Intel® Quartus® Prime Edition Software 的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。