由於 Intel® Quartus® Prime Standard Edition Software 版本 20.1 和更新版本中出現問題,在計時分析器中的檢查計時報告會報告未受限的頻率,如下所示,使用「錯誤訊息註冊卸載器」Intel® FPGA IP。此問題發生在 V Cyclone® FPGAs上。
emr_unloader_component|current_state。STATE_CLOCKHIGH;節點決心要喂一個頻率埠,但發現沒有相關的頻率分配。
emr_unloader_component|crcblock_atom:emr_atom|generate_crcblock_atom.emr_atom~FF_**;沒有頻率提供此收款器的頻率埠。
若要解決這個問題,請將create_generated_clock限制新增到您的 SDC 檔案中。
例如:
create_generated_clock-name emr_unloader_STATE_CLOCKHIGH-source [get_ports {[get_keepers {|EMR_unloader0:inst|EMR_unloader0_emr_unloader2_0:emr_unloader2_0|altera_emr_unloader:emr_unloader_component|current_state。STATE_CLOCKHIGH[]