由於 Intel® Quartus® Prime Standard Edition Software 版本 21.1 中出現問題，在使用 Intel® Stratix® V、Intel® Arria® V 或Intel® Cyclone® V 裝置時，在執行「產生 HDL」Intel® FPGA IP 時，可能會看到上述錯誤訊息。完整的錯誤訊息如下：
錯誤：SDC_ENTITY不允許用於 EFileKind，必須在 {[VERILOG， VERILOG_ENCRYPT， SYSTEM_VERILOG， SYSTEM_VERILOG_ENCRYPT， VERILOG_INCLUDE， SYSTEM_VERILOG_INCLUDE， VHDL， VHDL_ENCRYPT， SDC， MIF， HEX， DAT， QXP， HPS_ISW， PLI_LIBRARY， VPI_LIBRARY， FLI_LIBRARY， 其他]]
執行時
「add_fileset_file $sdc_檔案SDC_ENTITY PATH $sdc_file {NO_AUTO_INSTANCE_DISCOVERY NO_SDC_PROMOTION\」
（程式「generate_verilog_fileset」第 24 行）
從內部調用
「generate_verilog_fileset $name $ifdef_params_list」
（程式「generate_synth」第 9 行）
從內部調用
「generate_synth altera_emr_unloader」
可針對 Intel® Quartus® Prime 標準版軟體版本 21.1 修復此問題修補程式
從以下適當連結下載並安裝適用于Intel® Quartus® Prime 標準版軟體版本 21.1 的Patch 0.08std：
（若要 下載 .run 檔案，在上述連結上 按一下滑鼠右鍵 ，然後 選擇 「儲存連結即」）
Intel® Quartus® Prime 標準版軟體版本 21.1 修補程式：
- 下載 Windows （.exe）的修補程式 0.08std
- 下載 Linux 的修補程式 0.08std （.執行）
- 下載適用于 修補程式 0.08std （.txt） 的 Readme
此問題已從 Intel® Quartus® Prime 標準版軟體版本 22.1 開始修復。