文章 ID: 000090388 內容類型: 錯誤 最近查看日期: 2024 年 11 月 29 日

為什麼pin_perst_n事件後pX_reset_status_n_o信號解除的延遲不一致?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    來自適用於 PCI* Express 的 P-Tile Avalon® Streaming IP 的 pX_reset_status_n_o 訊號包括與背靠背 pin_perst_n 斷言次數相關的累積特性。

    每個連續的 pin_perst_n 事件都將排隊,並一個接一個地執行,這會影響適用於PCI* Express的 P-Tile Avalon® Streaming IP 從重置狀態出來並取消置位 pX_reset_status_n_o 訊號所需的總時間。

    圖1.顯示從主機發出單個 pin_perst_n 斷言時適用於PCI Express的 P-Tile Avalon® Streaming IP 行為。圖 2.顯示發出多個 pin_perst_n 斷言時的累積特徵。

    解決方法

    適用於PCI* Express的 P-Tile Avalon® Streaming IP 使用者指南將不會更新以包含此資訊。

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
    Intel® Stratix® 10 DX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。