文章 ID: 000090520 內容類型: 錯誤訊息 最近查看日期: 2023 年 03 月 13 日

為什麼在 Logic Generation Stage 期間,在 TX 和 RX 簡易模式的 F-Tile SDI II Intel® FPGA IP,以及放置在與 Intel Agilex® 7 裝置相同的通道中時,編譯失敗?

環境

    Intel® Quartus® Prime Pro Edition 軟體
    介面
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.1 中出現問題,F-Tile SDI II Intel® FPGA IP在編譯器期間將失效,而 f-Tile SDI II Intel® FPGA IP在同一通道中同時合併 TX 和 RX 簡易模式時,會顯示下列錯誤訊息:

  • 錯誤 (21842):無法產生支援邏輯,因為設計中使用的 IP 元件具有衝突設定
  • 錯誤:設計無法程式化到可用的 F-Tile 上,因為特定的位置限制是相互衝突的,或者因為與目前裝置相比,設計需要更多的資源
  • 錯誤:Quartus Prime 邏輯世代工具未成功。22 個錯誤,0 個警告
  • 錯誤 (21794):Quartus Prime 完整編譯未成功。24 個錯誤,2 個警告

這個問題是由於 Intel® Quartus® Prime Pro Edition 軟體無法在多重速率模式下,將單一 SDI II TX 設定檔與 SDI II RX 的多個設定檔合併。

解決方法

若要在簡單模式下使用 TX 和 RX 時解決這個問題,TX 和 RX 通道必須分離成兩種不同的通道,才能在邏輯世代階段通過編譯。

此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

相關產品

本文章適用於 1 產品

Intel® Agilex™ FPGA 與 SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。