文章 ID: 000090535 內容類型: 錯誤 最近查看日期: 2025 年 05 月 14 日

為什麼當校准一致通過時，我會看到Stratix® 10 FPGA QDRII+ IP的讀取數據損壞？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    外部記憶體介面 Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當使用 Stratix® 10 FPGA QDRII+ 智慧財產權 （IP） 的校準嘗試之間的校準 DQS-en 設置存在較大差異時，您可能會觀察到讀取數據損壞。

解決方法

您可以下載 Quartus® Prime 軟體 v21.2 版本的補丁來解決此問題。請聯繫支援Altera以獲取其他 Quartus® Prime 軟體版本補丁。

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。