文章 ID: 000090686 內容類型: 錯誤 最近查看日期: 2023 年 01 月 11 日

為什麼 Interlaken （第 2 代） Intel® Stratix® 10 FPGA IP 設計範例在啟用 25Gbps 和 Interlaken Look-aside 模式時，無法關閉時間？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Interlaken（第 2 代）Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.1 和更早版本中的問題，Interlaken （第 2 代） Intel® Stratix® 10 FPGA IP 設計範例在設定為 25Gbps 和 Interlaken Look-aside 模式啟用時，可能會無法按時關閉。

    解決方法

    若要在 Intel® Quartus® Prime Pro 軟體版本 22.1 和更早版本中解決這個問題，請在 Intel® Quartus® Prime Pro 軟體 中啟動 Design Space Explorer II ，並 執行 種子掃描。
    此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

    相關產品

    本文章適用於 3 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 GX 訊號完整性開發套件
    Intel® Stratix® 10 TX 訊號完整性開發套件

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。