文章 ID: 000091371 內容類型: 錯誤 最近查看日期: 2023 年 08 月 22 日

為什麼在 NRZ F50G 和 PAM4 F100G 上使用 F-Tile Serial Lite IV Intel® FPGA IP FHT PMA 變體時,我會看到連結問題?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 介面
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.2 存在問題,在執行設計範例系統主控台 TCL 時,在 NRZ F50G Intel® FPGA IP PAM4 F100G 上使用 F-Tile Serial Lite IV FHT PMA 變體時,可能會遇到連結問題。

    解決方法

    若要在 Intel® Quartus® Prime Pro Edition 軟體版本 22.2 中解決此問題,在生成 F-Tile Serial Lite IV Intel® FPGA IP 設計範例後,請替換 ed_hwtest/system_console/sliv_ftile.tcl 檔中如下所示的通道計算運算式。

    FHT NRZ 48G-58G

    proc wait_for_pcs_ready { } {

    ...

    201行: 設置actual_lane $lanes→ 設置actual_lane[expr $lanes >> 1]

    ...

    }

    proc sl4_link_init_int_lpbk {val} {

    ...

    1071行: 設置real_lanes $lanes →設置real_lanes[expr $lanes >> 1]

    ...

    }

    FHT PAM4 96G-116G

    proc wait_for_pcs_ready { } {

    ...

    第 199 行:設置 actual_lane [expr $lanes >> 1] →設置 actual_lane [expr $lanes >> 2]

    ...

    }

    proc sl4_link_init_int_lpbk {val} {

    ...

    第 1068 行:設置 real_lanes [expr $lanes >> 1] → 設置 real_lanes [expr $lanes >> 2]

    ...

    }

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。