文章 ID: 000091610 內容類型: 錯誤 最近查看日期: 2023 年 06 月 15 日

為什麼在使用 F-Tile 乙太網路Intel® FPGA Hard IP精確時間協定 (PTP) 變異的設計範例中找到的腳本時,我計算的 Tx 或 Rx UI 值不正確?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.2 中的問題,F-Tile 乙太網路Intel® FPGA Hard IP設計與精確時間通訊協定 (PTP) 中提供的腳本可能會顯示錯誤的 Tx 或 Rx UI 值。

    解決方法

    若要解決此問題,請 執行 下列 步驟

    1. <代化範例設計資料夾開啟 PTP 韌體腳本 >/hardware_test_design/hwtest/altera/ptp/ptp_fw.tcl
    2. 尋找 替換 下列 程式碼:
    • 設定tx_tam_cnt [格式 0x%X [expr [expr $rd_data &0x3FFF0000] >> 16]]
    • 若要 設定tx_tam_cnt [格式化 0x%X [expr [expr $rd_data &0x7FFF0000] >> 16]]
    • 設定rx_tam_cnt [格式 0x%X [expr [expr $rd_data &0x3FFF0000] >> 16]]
    • 若要 設定rx_tam_cnt [格式 0x%X [expr [expr $rd_data &0x7FFF0000] >> 16]
    • 設定tx_tam_cnt_delta_max 32767
    • 設定 tx_tam_cnt_delta_max 32768
    • 設定rx_tam_cnt_delta_max 32767
    • 設定 rx_tam_cnt_delta_max 32768
    1. 儲存檔案

    這個問題已經從 Intel® Quartus® Prime Pro Edition 軟體的 22.3 版開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。