文章 ID: 000091615 內容類型: 錯誤訊息 最近查看日期: 2022 年 09 月 01 日

為何在非 AXI 背壓模式下,Intel® Stratix® 10 MX/NX FPGA高頻寬記憶體 (HBM2) IP 寫入回應路徑上發生資料遺失?

環境

  • Intel® Quartus® Prime 設計軟體
  • 外部記憶體介面 Intel® Stratix® 10 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 21.4 和 22.1 中出現問題,由於以下原因,預計非 AXI 背壓模式的寫入回應路徑上的資料遺失:

    當 Intel® Stratix® 10 MX/NX FPGA高頻寬記憶體 (HBM2) IP 中未啟用 AXI 背壓時,可能會失去寫入回應。原因是網狀架構可能在一個週期內收到兩個寫入回復。

    在非背壓模式中,只有一個週期的讀取回應緩衝值。當有兩個背對背週期收到一對寫入回應時,就會發生資料遺失。當網狀架構頻率相對較低時,這個問題最為普遍。雖然這降低了介面的寫入命令速率,但如果重新整理週期導致 Intel® Stratix® 10 MX/NX FPGA BMC 裝置緩衝大量寫入命令,則一旦重新整理完成,將會出現相應的回應。

     

     

    解決方法

    建議在Intel® Stratix® 10 MX/NX FPGA高頻寬記憶體 (HBM2) IP即時安裝相同的 FIFO,以進行符合 AXI4 的背壓處理。這的確有區域罰款,但每個偽通道的 FIFO 只需要一個 MLAB (多個計數器的 ALM)。
     
    此問題目前排定在 Intel® Quartus® Prime Pro Edition Software 日後發行時解決。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 NX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。