文章 ID: 000091616 內容類型: 維護與效能 最近查看日期: 2022 年 09 月 02 日

在 AXI 背壓模式下，低寫入效能Intel® Stratix® 10 MX/NX FPGA高頻寬記憶體 （HBM2） IP 寫入回應路徑的原因為何？

環境

  • Intel® Quartus® Prime 設計軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    AXI 背壓模式中寫入回應路徑上的低寫入效能是由於下列原因：

    啟用 AXI 後壓時，無法達到理想的寫入輸送量數位。 在此模式中，軟邏輯讀取回應 FIFO 已立即化，但目前太輕薄，無法吸收突起的寫入回應，導致Intel® Stratix® 10 MX/NX FPGA背壓式高頻寬記憶體 （HBM2） IP。在 HBMC 內部，這種背壓會在寫入命令通道上產生背壓，因此限制了整體系統輸送量。

     

     

    解決方法

    寫入回應的深度Intel® Stratix® 10 MX/NX FPGA高頻寬記憶體 （HBM2） IP FIFO 需要從 16 個增至 32 個。由於需要 12 個 FIFO 插槽來調整 AXI4 和 HBMC 背壓協定，因此可用於緩衝的插槽數量從 4 個增至 28 個。MLAB 的數量沒有變化，但 FIFO 計數器寬度增加了 1 位。

    此問題目前排定在 Intel® Quartus® Prime Pro Edition Software 日後發行時解決。

    相關產品

    本文章適用於 2 產品

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 NX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。