文章 ID: 000091659 內容類型: 產品資訊與文件 最近查看日期: 2022 年 09 月 01 日

最後 10 個 IBIS 模型是否有更新或變更Intel® Stratix®?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

是的,最後 Intel® Stratix® 10 個 IBIS 模型、 stratix10 models.xls (型號清單) 和 stratix10_v3p0.ibs ( stratix10.zip內的 IBIS 檔案) 有一些更新/變更,以下列出

1. 在 stratix10 models.xls 檔案中,我們刪除了 dsstl12、dpod12、sstl12 和 pod12 IBIS 型號名稱,並結合了 p0、s1 或 p0 和晶片上終止 (OCT) 的設定。

這是因為 dsstl12、dpod12、sstl12 和 pod12 的模型在 0 (p0) 的預先強調設定中列出時有誤。這些 I/O 標準不支援 0 的預先重點設定,即在 1.0 的單一分線速率下。


2. 在 stratix10_v3p0.ibs 檔案中,我們在 [Pin] 關鍵字下新增了sstl18ii_in_hps_lv IBIS 型號名稱。

這是因為存在sstl18ii_in_hps_lv模型,但在 [Pin] 關鍵字下的宣告區段中遺漏了。

 

3. 在 stratix10_v3p0.ibs 和 stratix10 models.xls 檔案中,我們已移除 1.2V、1.5V、1.8V、2.5V、3.0V LVCMOS 和 3.0V LVTTL IBIS 型號名稱的「p0」設定。

這是因為 1.2V、1.5V、1.8V、2.5V、3.0V LVCMOS 和 3.0V LVTTL 的模型錯誤地包含 p0 設定。這些 I/O 標準不支援預先強調的功能。

 

4. 在 stratix10 models.xls 檔案中,我們新增了 HPS I/O 銀行支援的 1.8V LVCMOS IBIS 型號名稱。

這是因為 Stratix10 models.xls 檔案中缺少適用于 HPS I/O 銀行支援的 1.8V LVCMOS IBIS 模型。缺少的模型
a.   18_io_d10s0_hps_lv
B。   18_io_d10s1_hps_lv
c. 18_io_d12s0_hps_lv
d. 18_io_d12s1_hps_lv
e.   18_io_d16s0_hps_lv
F。   18_io_d16s1_hps_lv
G。   18_io_d2s0_hps_lv
H。   18_io_d4s0_hps_lv
i. 18_io_d4s1_hps_lv
J。   18_io_d6s0_hps_lv
K。   18_io_d6s1_hps_lv
l. 18_io_d8s0_hps_lv
m. 18_io_d8s1_hps_lv
n.   18_io_r25_hps_lv
o.   18_io_r50_hps_lv

解決方法

Intel® Stratix® 10 個型號.xls 和 stratix10_v3p0.ibs 檔案將在未來的修訂版中予以更正。

 

 

相關產品

本文章適用於 1 產品

Intel® Stratix® 10 FPGA 與 SoC FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。