為什麼在分析和合成階段，當在啟用 AXIS-VVP Full 的 F-tile SDI II Intel® FPGA IP設計範例中未選擇任何開發工具組時，Intel® Quartus® Prime Pro 編譯會失敗？

由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.2 中的問題，在Intel® Quartus® Prime Pro 編譯期間，在啟用 AXIS-VVP 完全啟用且未選擇任何開發工具組的情況下生成 F-tile SDI II Intel® FPGA IP範例設計時，會出現以下錯誤訊息：

• 錯誤 （20521）： IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll 的輸入 refclk 由非法來源驅動：虛擬引腳。IOPLL refclk 的來源必須是另一個 IOPLL 或專用的 refclk 輸入針腳

若要變通解決此問題，在啟用 AXIS-VVP 完全Intel® FPGA IP的 F-tile SDI II 設計範例中選擇「無開發工具組」時，注釋行<set_instance_assignment -name VIRTUAL_PIN ON -to 在Intel® Quartus® Setup （QSF） 檔設置中clk_3a_gpio_p_2>，然後重新編譯設計。

此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。