文章 ID: 000091750 內容類型: 連線能力 最近查看日期: 2023 年 05 月 15 日

為何在針腳連線指南Intel Agilex FPGA®中移除IO_PLL_REFCLK針腳？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 Intel Agilex® FPGA Pin Connection Guidelines 和 Intel® Quartus® Prime 軟體的針腳出檔中，您會注意到已移除 IO_PLL_REFCLK_[12A、12C、13A、13C]_GXF 。

解決方法

這是因為使用使用 Intel® 內部 IP 的 Intel® Quartus® Prime 軟體。Intel 建議您透過 0 Ohm 電阻器將這個針腳連接到地上。

相關產品

本文章適用於 1 產品

Intel® Agilex™ FPGA 與 SoC FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。