文章 ID: 000091822 內容類型: 錯誤訊息 最近查看日期: 2023 年 08 月 16 日

內部錯誤：子系統：U2B2_CDB，檔：/quartus/db/u2b2/u2b2_nd_io48tile_config_creator_module.cpp，行：12265

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • IOPLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.2 或更早版本中的問題，您在編譯針對 Intel® Stratix® 10 裝置系列的設計時，可能會看到此內部錯誤。

    在包含 IOPLL Intel® FPGA IP的設計中會發生此錯誤，其中 refclk 被分配了 LVDS I/O 標準， 而extclk_out 埠被分配了差分 1.2-V SSTL I/O 標準。

    解決方法

    為避免此錯誤，請將 extclk_out 埠的 I/O 標準更改為 LVDS，因為差分 1.2 V SSTL 是 extclk_out 埠不支援的 I/O 標準。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。