描述
由於 Intel® Quartus® Prime Pro Edition Software 版本 22.2 和更早版本的問題，在編譯包含 LVDS SERDES Intel® FPGA IP 的 Intel Agilex® 7 FPGA設計時，您可能會看到這個內部錯誤。當 RX 和 TX 模組的資料速率不相同時，就會發生此錯誤。
解決方法
若要解決這個問題， 請變更 RX 和 TX 區塊的資料速率，讓兩者皆相同。
此問題已從 Intel® Quartus® Prime Pro Edition Software 版本 22.3 開始修復。