文章 ID: 000091918 內容類型: 疑難排解 最近查看日期: 2023 年 08 月 15 日

為什麼 1G/2.5G/5G/10G 多速率乙太網路 PHY Intel® Stratix® 10 FPGA IP 在發送 /I2/ Ordered Set 時不符合 IEEE 802.3 第 36 條中寫入的 PCS 傳輸代碼組狀態圖?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 1G/2.5G/5G/10G 多速率乙太網路 PHY Intel® Stratix® 10 FPGA IP 中存在問題,您可能會在 1GbE 模式下看到不正確的運行差異 /I2/ Ordered Set。

    根據 IEEE 802.3 第 36 條,在閒置期間,/i2/ 排序集應為 /K28.5-/D16.2+/。

    然而,1G/2.5G/5G/10G 多速率乙太網路 PHY Intel® Stratix® 10 FPGA IP 可能會產生 /I2/ 有序集的倒轉運行視差,即 /K28.5+/D16.2-/。

    解決方法

    對於 Intel® Quartus® Prime Pro Edition 軟體版本 21.2,有一個修補程式可用於修復此問題。

    從以下連結下載安裝補丁 0.45

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 開始修復。

    相關產品

    本文章適用於 4 產品

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA
    Intel® Stratix® 10 GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。