文章 ID: 000091946 內容類型: 疑難排解 最近查看日期: 2023 年 02 月 16 日

為什麼 PCI Express* 設計範例的 Intel® Stratix® 10 L-tile 和 H 晶片Avalon®串流Intel® FPGA IP在計時分析器設定摘要中缺少兩個設定頻率？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 適用於 PCI Express* 的 Avalon-ST Intel® Stratix® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.2 中的問題，在編譯適用于 Intel® Stratix® 10 FPGA裝置的 PCI Express* L-tile 和 H-tile Avalon®串流Intel® FPGA IP時，設定摘要中缺少下列頻率。

    • dut|dut|altera_pcie_s10_hip_ast_pipen1b_inst|altera_pcie_s10_hip_ast_pllnphy_inst|g_phy_g3x16.phy_g3x16|phy_g3x16|xcvr_hip_native|ch0
    • dut|dut|altera_avst512_iopll|altera_ep_g3x16_avst512_io_pll_s10_outclk0

     

     

    解決方法

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。