文章 ID: 000092243 內容類型: 錯誤訊息 最近查看日期: 2023 年 02 月 08 日

錯誤（19433 年）：透過邏輯單元 （訊號名稱） 在周邊和 DSP 或 RAM （訊號名稱） 之間傳輸，將無法進行計時傳輸

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 外部記憶體介面 Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在編譯連接外部記憶體介面Intel® Stratix® 10 FPGA IP 以直接使用 Intel® Quartus® Prime Pro Edition 軟體來封鎖 RAM 的設計時，您可能會收到此錯誤訊息。

    解決方法

    您可以在外部記憶體介面Intel® Stratix® 10 FPGA IP 與 Block RAM 之間新增一個或多個管道階段，以避免此錯誤。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。