文章 ID: 000092450 內容類型: 疑難排解 最近查看日期: 2023 年 08 月 16 日

為什麼我的 F-tile 乙太網Intel® FPGA Hard IP多實例設計範例無法間歇性地實現連結?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.3 中的問題,F-tile 乙太網Intel® FPGA Hard IP的多實例設計實例的重置邏輯未正確實現。這會導致在設計範例初始啟動時出現間歇性的連結故障。所有多實例設計範例都存在此問題,無論 IP 變體如何。

    解決方法

    要變通解決此問題,請執行以下步驟:

    1. 導航到<設計示例名稱>/hardware_test_design/目錄。
    2. 打開 eth_f_hw.v 檔。這是設計示例的頂層。
    3. 更改 以下行:

    從:

    賦rst_n[i] = arst;

    自:

    賦rst_n[i] = source_rst_n;

    1. 編譯 設計範例。

    此問題已從 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。