文章 ID: 000092452 內容類型: 疑難排解 最近查看日期: 2024 年 11 月 18 日

為什麼在外部回送中使用 F-Tile JESD204C FPGA IP 的 JESD204C 設計範例會出現穩定性問題?

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Quartus® Prime Pro Edition 軟體版本 22.3 存在問題,在外部回送中使用 F-Tile JESD204C FPGA IP 的JESD204C設計範例可能會遇到穩定性問題。

根據您使用的確切變體,這些問題可能會表現為 emb_unlock_err、sh_unlock_err、rx_gb_underflow_err、cmd_par_err、invalid_eoemb、invalid_eomb、invalid_sync_headerlane_deskew_err事件。

解決方法

有一個修補程式可用於修復 Quartus® Prime Pro Edition 軟體版本 22.3 的此問題。
從下面的相應鏈接下載安裝 p atch 0.11,然後重新生成您的程式設計檔。

此問題已從 Quartus Prime Pro Edition 軟體版本 22.4 開始得到解決。

相關產品

本文章適用於 1 產品

Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。