描述
在 Intel® Cyclone® 10 LP Core Fabric 和一般用途 I/Os 手冊 圖 102。「FPP 設定時序波形」和圖 104。「PS 設定計時波形」，在允許您在 DCLK 上獲得第一個上升邊緣之前，從 nSTATUS 高位持續多久的時間，tST2CK 規格就有一分鐘的時間。 這表示在 nSTATUS 達到高位之前，DCLK 的最低持續時間 （tST2CK） 必須為低。
解決方法
在配置之前，DCLK 無法在 nSTATUS 高之前從低到高切換。一旦 nSTATUS 高，DCLK 必須在 tST2CK 規格所定義的最短期間內維持在低位。
如果 NSTATUS 高位之前 DCLK 已經處於高狀態，則只要符合 tST2CK 規格，它就能從高位轉換為低位。