文章 ID: 000092666 內容類型: 疑難排解 最近查看日期: 2023 年 09 月 12 日

外部記憶體介面(EMIF)IP 範例設計的完整校準模擬為什麼會失敗?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • Intel® FPGA 模擬工具
  • 外部記憶體介面 Intel® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於外部儲存體介面 (EMIF) IP 中的問題,當您將校準模式設置為完全校準時,示例設計的模擬可能會失敗。

    解決方法

    要變通解決此問題,請按照下列步驟操作:

    1. 打開 <生成的示例設計的路徑>/sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_261/sim/ed_sim_emif_cal_altera_emif_cal_iossm_261_*_arch.sv。
    2. 在檔中查找tennm_iossm實例化。
    3. 參數iossm_use_model的值更改為0,如果此參數不存在,則添加值為 0的新參數iossm_use_model
      • io_ssm的參數部分現在應如下所示:

        tennm_iossm # (
        .gpt_ver(SEQ_GPT_GLOBAL_PAR_VER),
        .nios_ver (SEQ_GPT_NIOS_C_VER),
        .col_id (SEQ_GPT_COLUMN_ID),
        .num_iopacks (SEQ_GPT_NUM_IOPACKS),
        .pt_size (SEQ_GPT_PARAM_TABLE_SIZE),
        .cal_config(SEQ_GPT_GLOBAL_CAL_CONFIG),
        .slave_clk_divider (SEQ_GPT_SLAVE_CLK_DIVIDER),
        .nios_clk_freq (REMAP_SEQ_GPT_NIOS_CLK_FREQ_KHZ),
        .skip_steps (REMAP_SEQ_GPT_GLOBAL_SKIP_STEPS),
        .parameter_table_hex_file (REMAP_IOSSM_GPT_HEX_FILENAME),

        .abstract_phy(「假」),
        .iossm_sim_clk_period_ps (IOSSM_SIM_NIOS_PERIOD_PS),
        .nios_calibration_code_hex_file (IOSSM_CODE_HEX_FILENAME),
        .iossm_use_model (0)
        ) io_ssm (

    4. 再次開始類比

    相關產品

    本文章適用於 2 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列
    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。