描述
由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.2 及更早版本中的問題，您可能會觀察到 F-tile 參考和系統 PLL 頻率Intel® FPGA IP無法鎖定在：
- 999.9 MHz，參考頻率設置為 323.2 MHz。
- 506.88 MHz，參考頻率設置為 245.76 MHz。
解決方法
要變通解決此問題，您需要執行以下步驟：
- 在專案導航器中， 按兩下 OPN（訂購零件編號）。
- 在快顯視窗中，按一下「設備和引腳選項」按鈕。
- 在「一般」類別中，將「配置頻率源」參數從「內部振盪器」變更為：
- 100 MHz OSC_CLK_1針腳，或
- 125 MHz OSC_CLK_1針腳
- 重新編譯設計。
- 為 OSC_CLK_1引腳提供具有正確頻率的 外部參考時鐘 。「OSC_CLK_1」針腳位置可在開發工具組的示意圖中找到。
注意：對於 OPN 尾碼以 VR0、VR1 和 VR2 結尾Intel Agilex® F-tile 裝置，您需要使用 Intel® Quartus®Prime Programmer 版本 21.4 才能使上述解決方法正常工作。