描述
許多系統內的調試工具，例如 Signal Tap 邏輯分析器、系統內源和探針或 Nios® II 調試器，都使用 Intel® FPGAs 中的 JTAG 介面。Intel® Quartus® Prime 軟體會自動為使用 JTAG 可存取模組的設計產生altera_reserved_tck、altera_reserved_tms、altera_reserved_tdi和altera_reserved_tdo引腳。因此，在生成不受約束的路徑報告時，時序分析器會將這些信號標記為不受約束。
解決方法
您可以通過應用 JTAG 信號約束範本的 SDC 命令來約束 JTAG 信號。
在 Intel® Quartus® Prime GUI 中，請前往>新> Synopsys 設計約束檔」。然後，在文字編輯器中，按一下插入範本，然後選擇時序分析器> SDC 說明書> JTAG 訊號約束。
根據需要自訂範本中的約束（如果指示）。保存新的 SDC 檔，將其添加到專案中，然後編譯。