文章 ID: 000092775 內容類型: 錯誤訊息 最近查看日期: 2024 年 06 月 18 日

為什麼我會看到多個警告「警告：NUMERIC_STD」。=“： 偵測到元值，返回 FALSE” 在模擬 FIR II FPGA IP 核心時？

環境

  • Intel® Quartus® Prime 設計軟體
  • FIR II Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    模擬期間會出現這些警告，原因是未初始化的數據計數器信號驅動了 FIR II FPGA IP Core 產生檔 auk_dspip_avalon_streaming_source_hpfir.vhd 中的狀態機。

    解決方法

    這些警告不應引起任何功能問題，因為狀態機在重置期間被驅動到已知狀態。

    用戶可以安全地忽略此警告。

    此問題不計劃在 Quartus® Prime 軟體的未來版本中修復。

    相關產品

    本文章適用於 10 產品

    Cyclone® V FPGA 與 SoC FPGA
    Intel® Cyclone® 10 FPGA
    Intel® MAX® 10 FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II FPGA
    Arria® V FPGA 與 SoC FPGA
    Intel® Arria® 10 FPGA 與 SoC FPGA
    Cyclone® IV FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。