文章 ID: 000092940 內容類型: 疑難排解 最近查看日期: 2023 年 10 月 11 日

為什麼在裝置的 F-Tile 上使用 Serial Lite IV 設計範例執行硬體測試時發生故障Intel Agilex®?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Prime Pro Edition 軟體版本 22.4 及更早版本存在問題Intel® Quartus®因此Intel Agilex®裝置的 F-Tile 上 Serial Lite IV 硬體範例設計的 .qsf 檔中缺少HSSI_PARAMETER分配。因此,硬體測試在外部環回模式下可能會失敗。


    解決方法

    若要變通解決此問題Intel® Quartus® Prime Pro Edition 軟體版本 22.4 及更早版本,使用者需要在 .qsf 檔中手動 添加 HSSI_PARAMETER分配 以設置以下值:

    txeq_main_tap、txeq_pre_tap_1、txeq_pre_tap_2、txeq_post_tap_1、rx_ac_couple_enable、rx_onchip_termination

    請參閱 F-tile Architecture 和 PMA 和 FEC Direct PHY IP 使用者指南 ,瞭解分配值和範例。

    此問題已在 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 中得到解決。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ I 系列 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。