文章 ID: 000093030 內容類型: 疑難排解 最近查看日期: 2022 年 11 月 27 日

為什麼我的通訊協定間 F-Tile Dynamic Refiguration Suite Intel® FPGA IP設計會在兩個專屬重新配置群組中的 IP 頻率領域之間出現計時違規問題？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 介面
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 22.3 中出現問題，F-Tile Dynamic Refiguration Suite Intel® FPGA IP設計會在兩個專屬的重新配置群組中的智慧財產 （IP） 核心之間出現計時違規。

    解決方法

    為了解決這個問題，請建立頻率群限制，以切斷相互排斥的頻率領域之間的路徑。
    此問題排定在 Intel® Quartus® Prime Pro Edition Software 日後發佈時修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。