L-和 H-Tile 收發器 Native PHY Intel® Stratix® 10 個 IP rx_pma_clkslip 和 rx_bitslip 功能,兩者皆可用於 Intel® Stratix® 10 L-Tile 和 H-Tile 裝置上的收發器 RX 字對齊。
rx_pma_clkslip埠會在實體中等附件 (PMA) 上執行。如果聲稱它會導致除錯器跳過一個序列位,或是將序列頻率暫停一個週期,以達到文字對齊。暫停的資料會傳送至選用的變速箱。
rx_bitslip埠會在實體編碼子層 (PCS) 上執行。當堅持「rx_parallel_data」時,rx_bitslip輸入的每一個正邊緣都會滑落 1 位。齒輪箱的輸出會看到位滑落。
使用變速箱時,通常會以 40:66 位模式使用。如果您使用rx_pma_clkslip端 口 在 40 位網域上暫停資料,這可能會導致 66 位網域缺乏文字對齊。
使用 L-和 H-Tile 收發器 Native PHY Intel® Stratix® 10 個 IP rx_bitslip 埠,用於使用齒輪箱的收發器配置。