文章 ID: 000093278 內容類型: 疑難排解 最近查看日期: 2023 年 10 月 24 日

為什麼使用單工 PMA 模式進行 F-tile Serial Lite IV Intel® FPGA IP 設計模擬失敗?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 中的問題,您可能會發現,在進行以下配置時,F-Tile Serial Lite IV Intel® FPGA IP設計的模擬將失敗:

    • OPN:Intel Agilex® 具有尾碼 VR0、VR1 和 VR2 結尾的 OPN 的 F-tile 裝置
    • 類比模式:慢速
    • PMA 調變類型:NRZ
    • PMA 類型:FGT
    • PMA 資料速率:17.4 Gbps
    • PMA 模式:TX/RX
    • PMA 通道數量:>=14

    此問題是由於模擬模型產生的時鐘頻率與預期頻率有很高的偏差,從而導致FIFO為空或FIFO溢出。

    解決方法

    要變通解決此問題,可以採用以下兩種方法:

    1. 更改 OPN:Intel Agilex® 具有後 綴 VR3 和 AA 結尾的 OPN 的 F -tile 設備。
    2. 模擬模式從慢類比更改為快速類比

    此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。