文章 ID: 000093319 內容類型: 疑難排解 最近查看日期: 2023 年 10 月 17 日

為什麼 F-Tile 乙太網Intel® FPGA Hard IP設計範例在啟用確定性延遲測量時會出現恢復時序錯誤？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 22.4 中的問題，對於 F-Tile 乙太網Intel® FPGA Hard IP，當啟用確定性延遲測量選項並生成示例設計時，您可能會觀察到恢復計時失敗。

    解決方法

    若要變通解決此問題，請將以下代碼添加到 eth_f_ip.sdc 檔中：

    eth_f_constraint_net_delay *\

    *latency_measure_inst|async_pulse_gen_inst|async_pulse* \

    2.2ns 1 0 0 0 1

    eth_f_constraint_net_delay *\

    *latency_measure_inst|async_pulse_gen_inst|cnt[*] \

    2.2ns 1 0 0 0 1

    此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

    s

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。