文章 ID: 000093378 內容類型: 疑難排解 最近查看日期: 2023 年 04 月 11 日

使用埠 1 上啟用 PTP 的乙太網路多重Intel® FPGA IP時,為什麼 RX 時間戳記介面訊號與 RX 封包開始指標不一致?

環境

    Intel® Quartus® Prime Pro Edition 軟體
    介面
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime Pro Edition Software 版本 22.4 的問題,埠 1 上啟用 PTP 的乙太網路多重Intel® FPGA IP將無法將 RX 時間戳記介面訊號與 RX 封包開始指示對齊。此問題會影響下列重新配置組態:

用戶端介面:啟用 PTP 的 MAC Avalon串流介面

PMA 類型

重新設定群組

操作乙太網路模式設定檔

受影響的介面訊號

FGT

100GE-2 可重新配置

10/25GE-1

有效o_p1_ptp_rx_its [95:0] 不對齊o_rx_startofpacket[1]

FHT

100GE-2 可重新配置

10/25GE-1

有效o_p1_ptp_rx_its [95:0] 不對齊o_rx_startofpacket[1]

用戶端介面:MAC 分割,啟用 PTP

PMA 類型

重新設定群組

操作乙太網路模式設定檔

受影響的介面訊號

FGT

100GE-2 可重新配置

10/25GE-1

有效o_p1_ptp_rx_its [95:0] 不對齊于 o_rx_mac_inframe[2] 上的 SOP

FHT

200GE-2 可重新配置

50GE-1

有效o_p1_ptp_rx_its [95:0] 不對齊于 o_rx_mac_inframe[5:4] 上的 SOP

解決方法

若要解決此問題,您應將 10/25GE-1 設定檔的 RX 資料介面延遲 (5) i_clk_rx頻率 週期,或 (2) 50GE-1 設定檔 的i_clk_rx頻率 週期。

此問題從 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 開始修復。

相關產品

本文章適用於 1 產品

Intel® Agilex™ FPGA 與 SoC FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。