文章 ID: 000093930 內容類型: 疑難排解 最近查看日期: 2023 年 04 月 11 日

為什麼使用 F-Tile PMA/FEC Direct PHY 多重Intel® FPGA IP時tx_ready卡低？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    L-Tile H-Tile 收發器 Native PHY Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

使用啟用光纖通道 RSFEC 的 F-Tile PMA/FEC Direct PHY 多重Intel® FPGA IP時，您可能會發現 tx_ready 在觸發 tx_reset後處於低位。

解決方法

雖然使用具有光纖通道模式的 RSFEC 時不需要對齊標記。您仍必須透過計算 tx_clkout 週期來完成 SRC 握手，來提供 tx_am_gen_2x_ack 。然後 ，在 握手完成之後，tx_ready將會高高在上。本說明將更新為 F 磚架構和 PMA 以及 FEC Direct PHY IP 使用者指南的進一步版本。

相關產品

本文章適用於 1 產品

Intel® Agilex™ FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。