文章 ID: 000094408 內容類型: 疑難排解 最近查看日期: 2023 年 10 月 31 日

為什麼使用 QuestaSim 和 Questa*-Intel® FPGA Edition 軟體時，Serial Lite III 串流Intel® FPGA IP設計 VHDL 模擬失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 中的問題，當使用最新版本的 QuestaSim 和 Questa*-Intel® FPGA Edition 軟體時，您可能會觀察到Intel® Stratix® 10 L/H-tile 裝置採用標準計時模式的 Serial Lite III 串流Intel® FPGA IP設計出現 VHDL 模擬失敗。

    解決方法

    為避免此類比失敗，您可以使用以前的 Questa 模擬器版本 2022.1。

    此問題將在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中得到解決。

    相關產品

    本文章適用於 5 產品

    Intel® Stratix® 10 AX SoC FPGA
    Intel® Stratix® 10 GX FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 TX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。