文章 ID: 000094608 內容類型: 疑難排解 最近查看日期: 2023 年 10 月 31 日

為什麼在使用 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 時,我Intel Agilex® 7裝置上看到適用于 PCI Express* 設計的 F-Tile Avalon 串流Intel® FPGA IP的嚴重警告 (23469) 訊息?

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 時,您可能會在具有適用于 PCI Express* 設計的 F-Tile Avalon® 串流Intel® FPGA IP的Intel Agilex® 7裝置中看到如下 Quartus® Tile 邏輯生成嚴重警告訊息。

    嚴重警告(23469):塊 dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_tx 未設置以下參數

    資訊(23470):參數txeq_main_tap

    資訊(23470):參數txeq_post_tap_1

    資訊(23470):參數txeq_pre_tap_1

    資訊(23470):參數txeq_pre_tap_2

    嚴重警告(23469):塊 dut|dut|pcie_hip_top_f_inst|pcie_hip_bb_f_inst|f_ux_inst0|x_bb_f_ux_rx 未設置以下參數

    資訊(23470): 參數rx_ac_couple_enable

    資訊(23470):參數rx_onchip_termination

    資訊(23470):參數rxeq_dfe_data_tap_1

    資訊(23470):參數rxeq_hf_boost

    資訊(23470):參數rxeq_vga_gain

    解決方法

    若要刪除發射器警告,應添加類似于以下內容的約束。請注意,PCI Express* 的 Avalon® 串流Intel® FPGA IP將在連結訓練過程中覆寫這些值。

    set_instance_assignment -name HSSI_PARAMETER 「txeq_main_tap=0」 -to hip_serial_tx_p_out0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「txeq_pre_tap_1=0」 -to hip_serial_tx_p_out0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「txeq_pre_tap_2=0」 -to hip_serial_tx_p_out0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「txeq_post_tap_1=0」 -to hip_serial_tx_p_out0 -entity pcie_ed

    若要刪除接收器警告,應添加類似于以下內容的約束。

    set_instance_assignment -name HSSI_PARAMETER 「rxeq_dfe_data_tap_1=0」 -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「rxeq_hf_boost=32」 -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「rxeq_vga_gain=32」 -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「rx_ac_couple_enable=ENABLE」 -to hip_serial_rx_p_in0 -entity pcie_ed

    set_instance_assignment -name HSSI_PARAMETER 「rx_onchip_termination=RX_ONCHIP_TERMINATION_R_2」 -to hip_serial_rx_p_in0 -entity pcie_ed

    此問題將在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中得到解決。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。