文章 ID: 000094652 內容類型: 疑難排解 最近查看日期: 2023 年 05 月 04 日

為什麼我的 AXI-Lite 用戶端介面與乙太網路子系統 F-tile 變異Intel® FPGA IP看到讀回資料損壞？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 23.1 中的問題，如果在主張subsystem_cold_rst_n時 AXI-Lite 用戶端介面與乙太網路子系統 F-tile 變異的讀取資料損壞，將會發生Intel® FPGA IP。在此事件中，從底層乙太網路硬 IP 讀回的第一批資料將無效。

    解決方法

    若要解決此問題，如果 在AXI_lite 讀取交易到底層乙太網路硬 IP 時主張subsystem_cold_rst_n，則您應該忽略第一次讀取交易的讀回資料，並執行對同一位置的額外讀取，以取得正確的讀回資料值。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ 7 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。