文章 ID: 000094865 內容類型: 疑難排解 最近查看日期: 2024 年 12 月 04 日

將 HDMI FPGA IP 2.0 TX 與 HDMI FPGA IP RX 2.1 整合至設計時，為何 HDMI IP 沒有視訊輸出？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • HDMI*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體 23.1 及更早版本中的問題，在設計中整合 HDMI FPGA IP 2.0 TX 和 HDMI FPGA IP 2.1 RX 時，沒有顯示 HDMI 視頻輸出。

    這是因為模組 bitec_hdmi_measure_vid/bitec_hdmi_scramble/bitec_hdmi_split_add/bitec_hdmi_symb_delay 在 HDMI FPGA IP 2.0 和 HDMI FPGA IP 2.1 之間具有相同的模組名稱，但 RTL 代碼不同。

    解決方法

    要變通解決此問題：

    在 HDMI FPGA IP 2.0 和 HDMI FPGA IP 2.1 的 qip 檔案中將編譯庫重命名為不同的名稱。

    此問題已從 Quartus® Prime Pro Edition 軟體版本 23.4 開始修復。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。