文章 ID: 000094886 內容類型: 錯誤 最近查看日期: 2023 年 11 月 28 日

為什麼 10G 多 IP 配置設計（包括 F-tile 乙太網Intel® FPGA IP）在實現多個實例時在「支援邏輯生成」時失敗？

環境

    Intel® Quartus® Prime Pro Edition 軟體
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 中的問題，您可能會在實現多個實例時看到設計（包括配置的 F-tile 乙太網Intel® FPGA IP）在「支援邏輯生成」失敗時出現「支援邏輯生成」失敗。

解決方法

沒有可用的解決方法。
此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。

相關產品

本文章適用於 1 產品

Intel® Agilex™ FPGA 與 SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。