文章 ID: 000094887 內容類型: 疑難排解 最近查看日期: 2024 年 12 月 07 日

為什麼在設計 QSF 中啟用 VSR 分配時，在 PMA REFCLK 設置為 312.5MHz 變體的 PAM4 情況下，F-Tile 以太網路FPGA IP 的o_rx_pcs_ready失敗且 PCS 就緒為低？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® Prime Pro Edition 軟體版本 23.1 中的問題，在 PMA REFCLK 設置為 312.5MHz 變體的 PAM4 情況下，當設計 QSF 中啟用 VSR 分配時，當 PCS 就緒為低時，F-Tile 以太網路 IP 的 o_rx_pcs_ready 無法斷言。

    解決方法

    要變通解決此問題，請在設計 QSF 中禁用 VSR 分配。
    此問題計劃在 Quartus® Prime Pro Edition 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Agilex™ FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。