文章 ID: 000094923 內容類型: 錯誤訊息 最近查看日期: 2023 年 05 月 19 日

為什麼 Intel® Stratix®10 低延遲乙太網路 10G MAC Intel® FPGA IP範例設計模擬失敗？

環境

  • Intel® Quartus® Prime Pro Edition 軟體
  • 低延遲乙太網路 10G MAC Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro Edition Software 版本 23.1 或更早版本的問題，使用 10M/100M/1G/2.5G/5G/10G（USXGMII）預設產生的設計範例時，模擬中會出現以下錯誤。


    # ** 錯誤：../models/altera_eth_top.sv（128）：模組「altera_eth_top_auto_tiles」並未定義。

    解決方法

    這個問題沒有解決方法。
    此問題排定在 Intel® Quartus® Prime 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。