文章 ID: 000095003 內容類型: 錯誤訊息 最近查看日期: 2023 年 05 月 19 日

在非 AXI 背壓模式配置的高頻寬記憶體 （HBM2） IP Intel® Stratix® 10 MX/NX FPGA缺少寫入回應的原因為何？

環境

  • Intel® Quartus® Prime 設計軟體
  • 外部記憶體介面 Intel® Stratix® 20 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Intel® Quartus® Prime Pro 軟體版本 21.4 和 22.1 的問題，在非 AXI 背壓模式的寫入回應路徑上，當 Intel® Stratix® 10 MX/NX FPGA高頻寬記憶體 （HBM2） IP 中未啟用 AXI 背壓時，預計會遺失寫入式回應。

    原因是網狀架構可能在一個週期內收到兩個寫入回復。在非背壓模式中，只有一個週期的讀取回應緩衝值。當有兩個背靠背週期收到一對寫入回應時，就會發生資料遺失。當網狀架構頻率相對較低時，這個問題最為普遍。雖然這降低了介面的寫入命令速率，但如果重新整理週期導致 Intel® Stratix® 10 MX/NX FPGA裝置 BMC 裝置緩衝大量寫入指令，則一旦重新整理完成，將會會有相應的回應。

    為了解決這個問題，每個偽通道都新增了內部 FIFO，對該區域的影響微乎其微。

    解決方法

    此問題從 Intel® Quartus® Prime Pro Edition Software 版本 22.2 開始修復。

    相關產品

    本文章適用於 1 產品

    Intel® Stratix® 10 FPGA 與 SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。