描述
由於 Intel® Quartus® Prime Pro Edition 軟體版本 23.1 及更早版本存在問題，在編譯具有 1 個 DMA 通道配置的 PCI Express* 設計範例的 H-Tile 多通道 DMA Intel® FPGA IP時，將觀察到錯誤。
intel_pcie_prefetch_desc_fifo.sv（0） 處的 Verilog HDL 錯誤：部分選擇方向與首碼索引方向相反
intel_pcie_prefetch_desc_fifo.sv（0） 的 Verilog HDL 或 VHDL 錯誤：索引 ** 超出 '**' 的範圍 （**:**）
解決方法
此問題計畫在 Intel® Quartus® Prime Pro Edition 軟體的未來版本中修復。