描述
在支援邏輯生成階段，Quartus™ Prime Pro Edition 軟體會在實例化任何 F-tile IP 的專案中重新排序 SDC（Synopsys 設計約束）檔的優先順序。進行此調整是為了防止因不正確的 SDC 順序而導致意外故障。請務必注意，此行為並不表示存在錯誤。但是，根據在Tile Logic Generation階段生成的時鐘定義約束時，這可能會導致錯誤。這是因為約束可能針對在邏輯生成階段之後尚未根據新SDC階次定義的時鐘。
解決方法
如果出於任何原因需要從 Tile 時鐘派生自己的約束，請執行以下步驟：
- 執行 IP生成 和支援 邏輯生成 階段。
- 使用 GUI，轉到時序分析器>分配>設置，然後根據需要使用「向上」和「向下」按鈕重新排列 檔;否則，請打開 QSF（Quartus 設置檔）檔並重新排列 SDC 檔的順序。
- 運行 下一個編譯階段：分析和合成、擬合器和彙編器。