文章 ID: 000095772 內容類型: 錯誤訊息 最近查看日期: 2024 年 05 月 06 日

為什麼使用 F-Tile 三倍速乙太網路FPGA IP 設計範例時編譯和計時失敗？

環境

    Intel® Quartus® Prime Pro Edition 軟體
    Questa*-Intel® FPGA 版
    三倍速乙太網路 Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於 F-Tile 三倍速乙太網FPGA IP 設計範例中的問題，Quartus® Prime Pro Edition 軟體版本 23.2 中的編譯和計時失敗。

解決方法

若要解決此問題，請下載隨附的 altera-eth-tse-hw.zip
，然後按照以下步驟操作：

1：將altera_eth_tse_hw.zip解壓縮到altera_eth_tse_hw資料夾。
2：將這3個檔從altera_eth_tse_hw資料夾複製到<design_example_dir>/hardware_test_design資料夾。
3：打開Quartus® Prime Pro Edition軟體版本23.2，打開專案並選擇<design_example_dir>/hardware_test_design/altera_eth_tse_hw.qpf
4：在“處理”功能表上，單擊“開始編譯”。

此問題已從 Quartus® Prime Pro Edition 軟體版本 23.3 開始修復。

相關產品

本文章適用於 1 產品

Intel® Agilex™ 7 FPGA 與 SoC FPGA F 系列

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。